인텔 감독은 미래의 트랜지스터 설계가 고급 반도체 제조에서 고급 리소그래피 장비에 대한 수요를 줄일 수 있다고 생각합니다.
ASML의 Extreme Ultraviolet (EUV) 리소그래피 기계는 TSMC와 같은 회사가 실리콘 웨이퍼에 매우 작은 회로를 인쇄 할 수 있으므로 현대 고급 칩 제조의 중추입니다.EUV 기술은 매우 복잡하고 EUV 리소그래피 장비는 비용 효율적인 대량 생산 능력을 달성하기 위해 여러 학제 간 기술의 협력 지원이 필요하다는 것을 이해합니다.ASML은 몇 년 전 다른 기술 경로를 연구했지만 궁극적으로 포기했습니다.성숙한 EUV 시스템이 개발 중이라는 것을 나타내는 신뢰할 수있는 데이터는 없습니다.
그러나 인텔 디렉터는 서라운드 게이트 필드 효과 트랜지스터 (GAAFETS) 및 보완 필드 효과 트랜지스터 (CFETS)를 포함한 미래의 트랜지스터 설계가 포스트 포토 리소그래피 제조 단계에 더 의존하고 고급 칩 제조에서 포토 리소그래피 기술의 전반적인 중요성을 줄일 것이라고 생각합니다.
지명을 거부 한 인텔 디렉터는 향후 전송 설계가 고급 리소그래피 장비에 대한 의존도를 줄이고 에칭 기술에 더 의존 할 것이라고 말했습니다.리소그래피 기계는 가장 인기있는 칩 제조 장비이지만 제조 칩에는 다른 단계도 포함됩니다.
Photolithography는 프로세스의 첫 번째 단계이며, 디자인을 웨이퍼에 전달합니다.그런 다음 이러한 설계는 증착 및 에칭과 같은 프로세스를 통해 고정됩니다.증착 공정에서 칩 제조업체는 물질을 웨이퍼에 퇴적하는 반면, 에칭은 이러한 재료를 선택적으로 제거하여 칩 트랜지스터 및 회로의 패턴을 형성합니다.
Intel Directors는 GAAFET 및 CFET과 같은 새로운 트랜지스터 설계가 칩 제조 공정에서 리소그래피 기계의 중요성을 줄일 수 있다고 말했습니다.이 기계, 특히 EUV 리소그래피 머신은 웨이퍼의 작은 회로 설계를 전송하거나 인쇄하는 기능으로 인해 7NM 및 고급 기술 칩을 제조하는 데 중요한 역할을합니다.
설계 전송 후, 에칭은 웨이퍼에서 과도한 재료를 제거하고 궁극적으로 디자인을 완성합니다.현재, 대부분의 트랜지스터 설계는 핀 피트 모델을 따르며 트랜지스터가 하단 절연 재료에 연결되고 내부 전류를 제어하는 게이트로 제어됩니다.GAAFET과 같은 최신 디자인은 트랜지스터 주변의 게이트를 감싸고 트랜지스터 그룹을 평행하게 배치합니다.CFET과 같은 초 고급 트랜지스터 설계는 트랜지스터 그룹을 함께 스택하여 웨이퍼의 공간을 절약합니다.
인텔 디렉터는 웨이퍼에서 과도한 재료를 제거하는 것이 Gaafet 및 CFET 디자인이 모든 방향에서 게이트를 "랩"하기 때문에 중요하다고 말했습니다.이 "포장"은 칩 제조업체가 과도한 재료를 수평으로 제거해야하므로 웨이퍼가 리소그래피 머신에 소비하는 시간을 늘리기 위해 기능 크기를 줄이기 위해 에칭을 통해 재료를 제거하는 데 더 집중하는 것이 좋습니다.
