TSMC는 2025 년 북미 기술 심포지엄에서 올해 하반기에 N2 (2nm 레벨) 칩의 대량 생산을 시작할 것으로 예상되는데, 이는 링 게이트 (GAA) 나노 시트 트랜지스터에 의존하는 최초의 생산 기술입니다.
이 새로운 노드는 데이터 센터 용 AMD의 차세대 EPYC "Venice"CPU를 포함하여 내년에 출시 될 수많은 제품과 스마트 폰, 태블릿 및 PC를위한 Apple의 2025 칩과 같은 다양한 클라이언트 지향 프로세서를 포함하여 수많은 제품을 지원할 것입니다.GAAFET (주변 게이트 트랜지스터) 및 향상된 전력 출력 덕분에 새로운 2NM 노드는 성능과 트랜지스터 밀도를 향상시키는 동시에 상당한 전력 절약을 달성 할 것입니다.또한, 후속 공정 기술 A16 및 N2P도 내년에 생산 될 것으로 예상됩니다.
N2는 TSMC의 새로운 프로세스 기술로 소위 "전체 노드 개선"을 달성 할 것입니다.N3E와 비교하여 성능을 10%에서 15%로 향상시키고 전력 소비를 25%에서 30%감소 시키며 트랜지스터 밀도를 15%증가시킵니다.TSMC는 N2의 트랜지스터 성능이 목표에 가깝고 256MB SRAM 모듈의 평균 수율은 90% 이상이며, 이는 N2가 점차 대량 생산함에 따라 프로세스가 성숙한 수준에 도달했음을 나타냅니다.
N2는 GAA NanoSheet 트랜지스터를 채택하는 TSMC의 첫 번째 노드입니다.채널 360도 (N2의 채널 모양은 다중 수평 나노 시트 임)를 둘러싼 게이트로 인해이 기술은 성능을 향상시키고 누출을 줄일 것으로 예상됩니다.이 구조는 채널의 정전기 제어를 최대화하여 성능 또는 전력 소비에 영향을 미치지 않고 트랜지스터 크기를 최소화하여 궁극적으로 더 높은 트랜지스터 밀도를 달성 할 수 있습니다.
TSMC의 N2 제조 공정은 올해 하반기에 대량 생산에 들어갈 것으로 예상되며 내년에 AMD의 차세대 EPYC "Venice"CPU를위한 데이터 센터 및 스마트 폰, 태블릿 및 개인용 컴퓨터와 같은 다양한 고객 지향적 프로세서를 포함하여 내년에 출시 된 수많은 제품을 지원할 것입니다.
